IMAGE DISPLAY DEVICE

Patent number:

JP63073295

Publication date:

1988-04-02

Inventor:

TAKESADA HAJIME

Applicant:

SANYO ELECTRIC CO

Classification: - international:

- european:

G09G3/36; H04N5/66

Application number: Priority number(s):

JP19860219982 19860917

JP19860219982 19860917

Report a data error here

Abstract not available for JP63073295

Data supplied from the esp@cenet database - Worldwide

⑩日本国特許庁(JP)

40特許出願公開

昭63-73295

砂公開特許公報(A)

@Int_Cl.4

識別記号

广内整理番号

❷公開 昭和63年(1988)4月2日

G 09 G 3/36 H 04 N 5/66

102

8621-5C B-7245-5C

審査請求 未請求 発明の数 1 (全5頁)

❷発明の名称

画像表示装置

砂特 願 昭61-219982

❷出 顧 昭61(1986)9月17日

砂発明 者

武 貞

肇

大阪府守口市京阪本通2丁目18番地 三洋電機株式会計内

勿出 願 人 三洋電機株式会社

大阪府守口市京阪本通2丁目18番地

砂代 理 人 弁理士 西野 卓嗣

外1名

明 祝 自

1 発名の名称

面像资示装置

2. 特許路求の範囲

(1) 複数個の画素がマトリックス状化配置されたアクティブマトリックスパネルの各行及び各列を失べ所定因放牧のクロックパルスだより選択して前記各面繁を駆動して交る画像表示装置において、前記クロックパルスをカウントして2億カウント 値を好出するカウンタと、このカウンタは、前記クロックパルスを同期して耐吹シットするパルスを コーチしめるデューダとを上記アクティブマトリックスパネル上に並改してなり、 設デューダを カウンタの2億 化応答する ロティンネル 対映トランジスタ とでは低した形を特徴とする頭像表示装置。

(2) 上記デューダの出力回路を P チャンキル薄 鉄トランジスタと B チャンキル輝 製トランジスタ とで構成してなる特許 研究の範囲第1項記載の重 像表示装置。

3. 発明の詳細な説明

(4) 産業上の利用分野

本発明は被姦マトリックスパネルを用いた面 像表示装置に関する。

何 従来の技術

第6因は被島T V装置に用いられるアクティ プマトリックス被品パネルを採用した液晶表示装置を示す因であり、この様な装置は何えば特朗昭 57-41078号公叙に記載されている。

阿図にかいて、アクティブマトリックス型の被 品パネル(!) は X 方向に n 列、 Y 方向に m 行の 画業 を有し、 m × n 個のアモルファ ズンリコン (a ー si) よりなる T F T (静族トランジスタ) (1 a) 及び被品電低 (1 b) が図示の如くマトリクス状 に接続され、各行 (G I、 G 2、 -- G m) 及び各列 (D 1、 D 2、 -- D n) は夫々、行ドライパ(引及び列 ドライパ(引に接続されている。 前紀行ドライパは m 段のシフトレジスタ (2 a) 及び出力回路 (2 b) により構成され、前紀列ドライパは n 段のシフト レジスタ (3 a)、 サンプルホールド回路 (3 b)

特開昭63-73295(2)

及び出力回路(3c)により構成される。(4)は同期制御田路であり、水平同用信号(Hp)及び垂直同用信号(Vp)に基づいて第1、第2スタートペルス(ST1)(ST1)及び第1、第2クロックペルス(CP1)(CP1)を作成する。

然7回は行ドライベの各枚形を示す図であり同 図(a)は映象信号を表わし、第6図の鑑直同期信号 (Vp)及び水平同期信号(Hp)が重要されて いる。図中、T1炷垂直同期信号区間、T1炷垂 直帰線区間、T1炷乗直同期信号区間である。

シフトレジスタ(2a)には第7図(b)(c)の垂直 同用信号に同期した第1スタートパルス(ST1) 及び水平同期信号に同期した第1クロックパルス (CP1)が与えられ、各行G1、G2…には(d) (a)(f)に示す如く1日(1水平期間)づつずらされ た地圧技形が印加される。この地圧技形により水 平場線区間にかいて各行のTFT(1a)を順次 ONさせ各商業に複品級動地圧を印加する。

一方、列ドタイパ(3)の各部設形は第8図に示す よりになる。列ドライブは各1R区間において同

投当りの選延時間はクロック周期の光以内としたければ動作しない。即ち、前紀トランジスタには 比較的スイッチング速度の速いものが必要となる ため、液晶パネル印に用いられているューSiT FTの様なスイッチング速度の遅いトランジスタ は用いることができなかった。

この為、本額出額人は、駆動回路の一部に比較的スイッチング速度の遅いトランジスタを用いることのできる面像長示装置をすでに提案している (特質昭61-108969)。 所る既提案の面像表示装置は第4個に示す如くシフトレジスタを用いないで、クロックパルスをカウントして2進カウント値及びその反転出力を導出するカケンタ (50)(60) と、このカウンタ出力をデュードしてマトリックスパネル(!)の各行及び若しくは各列に対比クロックパルスに同期して似次シットするパルスを発生せしめるデューダ (51)(61) とで駆動回路を構成したものである。

17 発明が解決しようとする問題点

上述の如き成提案の従来装置に於いては、そ

じ動作をくりかえす。第8四(a)はT®における1 日区周を引き延ばして描いた映像個号である。四中、T《は水平同明個号区周及び水平母級区周、T®は鉄像破殺の会まれる区間である。

シフトレジスタ(3a)には第8図(b)(c)に示す 水平同期付分に同期した第2スタートペルス(S T1)及びその周期で=T5/nの間被数の第2 クロックペルス(CP2)が与えられ、シフトレ ジスタ(3a)の各段の出力には同図(d)(e)(f)に示 すように類次でづつずらされたペルスが出力され る。サンプルホールド回函(3b)の各段は対応 する各段の関記シフトレジスタの出力により制御 され、放出力の立下りにより映像付分の電圧値を サンプルし次のサンプル時まで(1Hの間)ホー ルドする。出力回路(3c)はサンプルホールド 回路の出力を受けて優新増巾し列電値を駆動する。

上述の収動回路にかけるシフトレジスタはデータの伝送はシフトレジスター改当り 4個のトランジスタをクロック(ダ、ア)により順次スイッチ することにより行なわれるため、トランジスタ1

のデューダ(51)(61) 化はカウンタ(50)(60)からの出力として、第5図化示す如く、各ピットの 個分線 a ・ b のみならず、それ等の反転信分 a ・ i が入力される。即ち、カウンダ M あるいは(60)が N ピットカウンタであったなら、デューダ(51)への入力として 2 N 本が必要となり、この 2 N 本の信分線がデューダ(51)のトランジスタのゲートに結合されるのである。従って、信分線の増加 化よりデコーダ(51) 回路の機成の複雑化を招いたり、製造歩留りの低下を来たす似れがあった。

付 問題点を解決する為の手段

本発明の面像表示装置は、前記クロックパルスをカウントしてる進力サント値を導出するカウンタと、このカウンタ出力をデコードして前記各行及び若しくは各列に、前記クロックパルスに同期して順次シフトするパルスを発生せしめるデコーダとをアクティブマトリックスパネル上に並改してなり、設デコーダをカウンタの2進カウント値に応答する p チャンネル薄膜トランジスタとで構成したものであ

Z.

树 作 用

本発明の函像表示装置によれば、カウンタの 2 進カワント値をPチャンネル並びにロチャンネ ルの毎段トランジスタにてデコードでき、2 進カ ムント値の反転出力を用いないでよい。従って、 デコーダ回路へのカウンタからの入力線を半放せ しめられる。

(4) 实 监 例

第1因及び第2図に木発明の画像表示装置の 駆動回路の異なる実施例を示す。第1図に於いて、 2連カタントの第1のピッドをは第1及び第3の 行信号線のP型TFT側部、第2及び第4の行信 号線のB型TFT側側の各ゲートに接続され、第 2のピットがは第1及び第2の行信号線のP型T FT開始、第3及び第4の行線号線の取型TFT 傾倒の各ゲートに接続されている。

今、カウンタ何は2ピット4出力構成であり、 カウンタが0の時その出力はa=*0°、b=*0°。 カウンタが1の時その出力はa=*1°、b=*0°。

このよう化してカウンタ例の歩点に従って、ゲート信号Gl~Glが積次Hiphとなり、液晶パネルを駆動するのである。

又、好 2 凶の実施例に於いて、第 1 凶の実施例 と英なる所はその出力回路 (52) にある。即ち秋 回路 (52) は p チャンネルTFT科(科()) () ピュナ マンネルTFT姆姆の何とを相補的に接続したも のであり、スイッチングの時以外は p チャンネル TFTかェチャンネルTFTかの何れかのTFT 水のFFとなっているので、電圧前費が小さい。

第3世代 PチャンキルT F T とのチャンキルT F T とを同一基板、即ちアクティブマトリクスパキル上 K 形成する工程を示す。何図(4) 化示す如く、まずアクティブマトリクスパキルのガラス基板(5) 上 K T F T のソースをびドレイン選後となるして O 又は全からなる呼電船(100)を付け所定のパターンにフォトリソグラフィーによりパターンニングする。 大に同図(b) に示す如く、ロチャンキルT F T のソース、ドレイン板(200)(200)となるロ型のアモルファスシリコンを付けパ

カウンタが3の時その出力は1=*0*.b=*1*。
カワンタが3の時その出力は1=*1*.b=*1*と
真理値を設定した場合、とのデューダ(51)では
*0*に相当する負の電圧倍分がPチャンネル下
FTをONとし、*1*に相当する正の電圧倍分
がロチャンネル下FTをOFFとする。従って、
今カワンタが0の時下FT的は関調がON、TF
T対の傾倒がOFFとなるので、デューダ(51)
からの4出力 *1~**4の内ON状態の下FTの
はが作用する第1の出力信号*1のみがHi**b
となる。従って、ロチャンネルTFTが同時回り
の例傾によって構成された出力回路(52)では、
TFTのがONするので、4ゲート信号(G1~
G4)の内、第1のゲート信号G1のみがHigh
となる。

次化カウンダ网が0から1化歩進したなら、デコーダ(51)のTFT内2002000が0N、TFT内 図の内がOFFとなり、出力付けまのみが日i gh、従ってゲート付号G2のみが日ighとなる。

ターンニングする。 Cの上に p チャンネルTFTのソース、 F レイン板(300)(300)となる p 型のアモルファスシリコンを付け先の n 型のアモルファスシリコン(200)(200)が決 仔するように同図(c)に示す如く、パターニングする。

さられ、河図(d)に示す如く、 両TFTの動作領域(400)となる i型(真性)のアモルファス シリコンを付けパターンニングする。 同図(c)に示す如くこの上にゲート絶縁膜(d)となるSiO 2. Si 8 N (等の絶縁膜を付ける。 最後に、同図(f) に示す如く、ゲート単極(600)となるアルミニクムの如き導電局を付けパターンニングする。

以上の説明に於いては、ゲート信号線側の駆動 国路について本発明を実施しておりますが、ドレイン信号線側の駆動回路に採用し得る事は云りま でもない。

(1) 発明の効果

本発明の函像炎示装世によれば、デコーダを p チャンネル薄質トランジスタとロチャンネル傳

特開昭63-73295(4)

膜トランジスタとの組合せ回路にて構成している ので、カウンタからの2連カウント値を用いてそ の反転出力を用いないで、デコードでもる。 従っ て、デコーダ回路へのカウンタからの入力線を半 減せしめて、デコーダの構成の箇略化、並びに歩 留の改善が図れる。


4. 図面の簡単な説明


第1回及び第2回は本発明の函像表示装置の駆動部分の異なる実施例の回路図、第3回(国乃至(f) は本発明装置の製造工程順の斯面図、第4回は既 提業装置のプロック図、第5回は既提業装置の駆 動部分回路図、第6回は従来装置のアロック図、 第7回及び第8回は信号波形図である。


` (I)…マトリクスパギル、 (50)(60) …カタンタ、 (51)(61) …デコーダ、 (52)(63) …出力回路。


> 出版人 三洋電板株式会社 代理人 介理士 西野 卓嗣 (外1名)

第1図









特開昭63-73295 (5)

